半導体デバイスの高度化を支える評価解析技術

企業リポート

片山俊治*

Evaluation technologies for advanced semiconductor devices Key Words : Visualization, dopant, source and drain, crystal defect, analysis

1.はじめに

携帯電話などの電子機器の近年の目覚しい性能の 向上を支えているものに、マイコン(Microcontroller Unit: MCU)やシステムLSI(System on Chip: SoC)などの半導体デバイスがある。これらの半導 体デバイスは、クリーンルーム内での清浄な環境で 生産が行われており、その生産の高い完全性を実現 するために、故障が発生した場合には解析され、改 善が行われる。そのため、効果的な故障解析を行う ための故障解析技術を開発することが重要になって いる。本レポートでは、効果的な故障解析技術の開 発事例として、半導体デバイスの基本素子の一つで ある MOS(Metal-Oxide-Semiconductor)-FET(Field-Effect-Transistor)でのソース・ドレイン領域、お よび、結晶欠陥の可視化技術を紹介する。

2.半導体産業での故障解析技術の特徴

半導体デバイスは、複雑な論理回路をトランジス タ、抵抗、容量等の基本素子と多層配線で構成する ものである。現在主流のシリコン系の半導体デバイ スで用いられているシリコンテクノロジーの特徴は、 大口径のシリコンウェーハ上に均一に、高い確度と 高い再現性で微細加工と微量ドーパントの添加を行

*Toshiharu KATAYAMA

1962年1月生 大阪大学大学院 理学研究科 物理学専攻 修士課程(1986年) 大阪大学大学院工学研究科物質・生命工 学専攻博士課程(1999年) 現在、ルネサス エレクトロニクス株式会社 生産本部 デバイス・解析技術統括部 解析評価技術部 物理解析技術第一課 主任技師 工学博士 半導体デバイスの 評価解析技術 TEL:072-787-2648 FAX:072-789-3438 E-mail:toshiharu.katayama.uh@renesas.com うことにある。微細加工に関しては、最近の半導体 デバイスでは、横方向では45nm 程度の最小加工寸 法を用いられるようになっており、縦方向では数 nmの薄膜が形成されている。それゆえ故障解析は、 ナノメーターレベルの微小部位から情報を抽出する 必要があり、空間分解能に優れた電子顕微鏡やプロ ープ顕微鏡をベースにした評価解析技術が多用され るようになってきている。

今回の故障解析の事例で述べる MOS-FET は、微細化に向いた現在の主流のトランジスタである。動作特性の異なる N チャネル型 MOS-FET と P チャネル型 MOS-FET と P チャネル型 MOS-FET があり、両者を組み合わせて、消費電力を抑えた CMOS (Complementary MOS)回路等を構成する。N チャネル型 MOS-FET は、低ドーパント濃度の P 型半導体 (P ウェル)中に高ドーパント濃度の N 型半導体 (P ウェル)中に高ドーパント濃度の N 型半導体 (Y ース・ドレイン)を形成したものであり(図1(a))、一方、P チャネル型 MOS-FET は、低ドーパント濃度の N 型半導体(N ウェル)中に高ドーパント濃度の P 型半導体(N ウェル)中に高ドーパント濃度の P 型半導体(N ウェル)中に高ドーパント濃度の P 型半導体(V ース・ドレイン)を形成したものである(図1(b))。酸化膜を介して形成した制御(ゲート)電極に印加するバイアスにより、ソース・ドレイン間の導電性をコントロールし、トランジスタ動作をさせている。





3.MOS-FET ソース・ドレイン領域の可視化技術 実際の MOS-FET のソース・ドレイン領域は、ト ランジスタのオン抵抗特性とオフ耐圧特性とを両立 させるために二段構造となっている。この二段構造 の先端部は、LDD(Lightly Doped Drain)構造や Extension構造として知られているものである。 Sub-100nm ノードの微細化された半導体デバイス において、異物、残渣等に起因したLDD/Extension 注入異常は歩留まりや信頼度に影響する問題 として顕在化してきている。このようなソース・ド レインの異常に起因した不良を解析するためには、 ソース・ドレインを観察する必要性がある。

走查透過型電子顕微鏡 (Scanning Transmission Electron Microscope: STEM)を用いた可視化への 取り組みでは、エネルギー分散型 X 線分光法 (Energy Dispersion X-ray analysis: EDX) や電子エネル ギー損失分光法 (Electron Energy-Loss Spectroscopy: EELS) で、ソース・ドレインのドーパントを 検出する試みが報告されている [1-2]。また、走査 型プローブ顕微鏡の一種である走査型キャパシタン ス顕微鏡 (Scanning Capacitance Microscope: SCM) や走査型広がり抵抗顕微鏡 (Scanning Spreading Resistance Microscope: SSRM)による可視化も報 告されている [3-4]。ソース・ドレイン領域を輪郭 抽出する手法では、従来から行われている観察断面 に化学処理を施す手法 [5] と、近年我々が開発した ソース・ドレイン領域を選択的に多孔質化処理し、 収束イオンビーム (Focused Ion Beam: FIB) 技術 を用いて任意の箇所から TEM 観察試料を作製し、 再現性良く TEM 観察する手法 [6] がある。後者の 手法を用いて N チャネル型 MOS-FET のソース・ ドレイン領域(ドーパント:As)を走査透過型電 子顕微鏡 (STEM)の高角環状暗視野 (High Angle Annular Dark Field: HAADF) モードで観察した例 を図2に示す。STEM/EDXによるドーパント(As) のマップ像よりも遥かに明瞭にソース・ドレイン領 域を観察することができている。

次に、この手法を実際の解析に適用した事例を紹 介する。90nm ノードの SRAM (Static Random Access Memory)のシングルビット不良の一連の解析 として、電気テストから動作異常を起こした MOS-FET を絞込み、適当な前処理をした後、微小デバ イス特性評価装置ナノ・プローバ(日立ハイテクノ 生産と技術 第63巻 第3号(2011)



図 2 . N チャネル型 MOS-FET の断面像 (a)BF(明視野)-STEM 像 (b)STEM/EDX(As マップ)像 (c) 多孔質化処理試料での HAADF-STEM 像

ロジーズ製 N-6000) で候補の MOS-FET を針当て 評価して、動作異常を起こした MOS-FET を特定し、 その電気特性を測定した結果、図3(a)に示すように、 ある特定の N チャネル型 MOS-FET でドレイン電 流の減少と閾値電圧のシフトが見られた。動作異常 が見られた MOS-FET のソース・ドレイン構造を観 察した結果、この MOS-FET の片側の LDD が正常 に形成されていないことが分かった(図4(a))

さらに別のシングルビット不良部で同様の電気特 性異常を示した特定のPチャネル型 MOS-EFT(図 3 (b))でも、ソース・ドレイン構造を観察した結果、 図4 (b)に示すように、この MOS-FET でも片側の LDD が形成されていないことが分かった。Pチャ ネル型のLDD 領域のドーパントはボロンであり、 他の手法での検出は極めて難しい元素であるが、本 手法を用いることで、簡便にかつ明瞭に観察するこ とができている。

これらの事例はイオン注入工程の不良に起因した ものであり、異物によりソース・ドレイン領域への ドーパントの添加が阻害されたものであると分かっ た。ソース・ドレイン領域を簡便に可視化する技術 を開発することで、故障解析を効率的に行うことが



図3.解析に用いた MOS-FET の電気特性 (a) N チャネル型 MOS-FET (b) P チャネル型 MOS-FET





図4 . 多孔質化処理した不良 MOS-FET の HAADF-STEM 像 (a) N チャネル型 MOS-FET (b) P チャネル型 MOS-FET

できるようになった事例である。

4. 結晶欠陥の可視化技術

これから述べる結晶欠陥も半導体デバイスの故障 原因の代表的なものである。結晶欠陥による PN 接 合の破壊が良く知られているが、最近の半導体デバ イスでは、MOS-FET のキャリア移動度の性能向上 のため、応力を印加してチャネルを歪ませることが あり、結晶欠陥があると応力緩和して期待通りの MOS-FET の性能の向上が実現できなくなることが ある。

結晶欠陥を可視化する手法として、透過型電子顕 微鏡(Transmission Electron Microscope: TEM) 観察や、結晶欠陥顕在化エッチングを施した後の光 学顕微鏡や走査型電子顕微鏡(Scanning Electron Microscope: SEM)観察がよく知られている。ここ では、より高度な解析手法として、近年我々が報告 した走査透過型電子顕微鏡(STEM)の低角環状暗 視野(Low Angle Annular Dark Field: LAADF)モ ードでの観察と電子線トモグラフィーを組み合わせ た結晶欠陥の三次元観察事例を紹介する[7]。

SiGe 埋め込み層を用いてチャネルに過度な圧縮 応力を印加するとPチャネル MOS-FET のオン特性 に劣化が見られたため、STEM の LAADF モードで 観察したところ、結晶欠陥が発生していることがわ かった(図5)。そこで、この結晶欠陥の発生機構 を究明するために、STEM の LAADF モードで - 60° から + 60 ℃ て 2 ℃ テップで傾斜角度を変えながら 自動観察を行い、その結果を三次元画像として再構 築した。図6は、再構築画像の一例であり、Defect



図5. 歪印加 P チャネル型 MOS-FET の LAADF-STEM 像



図6.再構築像と観察方向



図7.三次元再構築画像から抽出した結晶欠陥の発生状況

A に隠れていた Defect B が観察されている。三次 元再構築像より抽出した結晶欠陥の発生状況を図7 に示す。観察された Defect A, B は、SiGe 埋め込み 層の両端を起点とした2つの {111} 面内の結晶欠陥 であり、Defect B は2つの {111} 面の交線上にピニ ングされている複雑な状況が、三次元再構築画像に より掌握できる。

この事例のように、結晶欠陥を高度に可視化する ことで、結晶欠陥の発生機構の本質に迫ることが可 能である。

5.まとめ

半導体デバイスの完全性を高めていくための活動 の一環として評価解析技術を取り上げ、実際の半導 体製品の MOS-FET の解析事例として、ソース・ド レイン領域の簡便な可視化と結晶欠陥の高度な可視 化技術を適用した事例を紹介した。

評価解析技術も、半導体デバイスの高度化を支え

る重要な技術の一つとして、半導体デバイスのため の技術開発が行われている。半導体デバイスの完全 性はこのような多くの技術に支えられて実現されて いるのである。

参考文献

- [1] R. Tsuneta et. al, "A specimen-drift-free EDX mapping system in a STEM for observing twodimensional profiles of low dose elements in fine semiconductor devices", J. Electron Microscopy 51 (2002) p.167.
- [2] K. Asayama et. al, "Boron Observation in p-Type Silicon Device by Spherical Aberration Corrected Scanning Transmission Electron Microscope ", Applied Physics Express, 1 (2008) 074001.
- [3] J. Heo et. al, "Qualitative doping area characterization of SONOS transistor utilizing scanning capacitance microscopy (SCM) and scanning spread resistance microscopy (SSRM) ", Mat. Sci. Eng. B124-125 (2005) p.301.
- [4] L. Zhang et. al, "Insight into the S/D Engineering by High-resolution Imaging and Precise Probing of 2D-Carrier Profiles with Scanning Spreading Resistance Microscopy", IEDM2009, p.35.
- [5] W.-T. Chang et. al, "Advance static random access memory soft fail analysis using nanoprobing and junction delineation transmission electron microscopy", J. Vac. Sci.

生産と技術 第63巻 第3号(2011)

Technol. **B25** 2007, p.202.

- [6] 山口屋他, "Wet 処理とTEM 観察による拡散層
 可視化技術" LSI テスティングシンポジウム
 2010, p.273.
- [7] S. Kudo et. al, "Three-Dimensional

Visualization Technique for Crystal Defects in High Performance p-Channel Metal-Oxide-Semiconductor Field-Effect Transistors with Embedded SiGe Source/Drain ", Jpn. J. Appl. Phys. **49** (2010) 04DA22.

